 |
 |
 |
 |
исходит за время, не превышающее 60 не. На выходе СИ устанавливается буферный регистр, аналогичный входному. Он должен тактироваться импульсами, сдвинутыми относительно тактовых импульсов входного регистра на время, не меньшее максимального времени распространения сигнала в СИ.
Таким образом, BP обеспечивает время вычисления ранга, меньшее 1 мкс. Применение современных схем, обладающих большим быстродействием, позволяет сократить это время до 0,1 мкс и менее.
11.3. Накопительные и решающие устройства
Вычисление ранговой статистики s= 1, ri (или s= S ki)
(=1 1=1
сводится к синхронному накоплению на п периодов наблюдения. Поэтому вычислитель s должен состоять из устройства запоминания накопленных сумм за все предыдущие периоды наблюдения для каждого канала и сумматора.
Такое оперативное запоминающее устройство может быть выполнено на основе многоразрядных регистров сдвига [61]. В этом случае ОЗУ представляет собой набор одинаковых синхронно тактируемых обычных сдвиговых регистров, каждый из которых соответствует определенному разряду двоичного числа s (рис. 11.3). Число регистров равно числу двоичных разрядов максимально возможного значения накопленной статистики s. Число ячеек регистра определяется общим числом каналов разрешения Л.
В параллельном сумматоре складываются текущие значения ri{ki) для некоторого /-го элемента разрешения в i-м периоде наблюдения с суммой этих величин, накопленной в i-1 предыдущих периодах, которая поступает с последних (выходных) ячеек многоразрядного регистра.
Под воздействием тактового импульса происходит сдвиг информации в регистрах на один шаг и одновременно запись двоичного числа с выхода сумматора в первые ячейки регистров. В результате сдвига информации в последних ячейках регистров оказывается сумма следующего (/-Ы)-го канала, накопленная за i-1-й период наблюдения, которая затем суммируется с текущим значением ri{ki) этого канала, поступающим с выхода буферного регистра СИ. С приходом следующего тактового импульса полученная сумма записывается в первые ячейки регистров.
Операция суммирования повторяется п раз (по числу периодов наблюдения) для каждого элемента разрешения, после чего накопленная сумма сравнивается с установленным порогом обнаружения в пороговом устройстве - цифровом компараторе. После принятия решения по всем каналам перед началом нового цикла обнаружения многоразрядный регистр обнуляется.
Для регистров, выполненных на интегральных триггерах, время сдвига не превышало 150 не. Примерно такое же значение
Рис. 11.3. Схема синхронного накопителя на регистрах сдвига
С СИ
Параллельный сумматор
: Сдвшакщие :
1Ф Ф,
Решение
имеет время распространения в параллельном сумматоре, рассчитанном на десять двоичных разрядов. Таким образом, длительность полного цикла работы синхронного накопителя оказывается равной 300... 350 НС Быстродействие ЦК, даже построенного по простейшей схеме последовательного поразрядного сравнения, равно примерно 300 не. Выполненное на основе регистров сдвига ОЗУ обладает достаточным быстродействием и не требует специальных распределительных и коммутационных устройств.
Другой вариант выполнения ОЗУ - на основе матриц памяти позволяет сделать накопитель с более гибкой структурой. Такое ОЗУ, например, позволяет наиболее просто и без потерь осуществить режим «движущегося окна», что необходимо при работе РЛС с непрерывным перемещением антенного луча при обзоре.
Операции суммирования и испытания на порог можно совместить в одном устройстве - процессоре. Основным элементом процессора (рис. 11.4) является арифметическое логическое устройство (АЛУ), с помощью которого реализуется операция накопления и сравнения с порогом. Текущее значение ранга п в i-м периоде наблюдения поступает на вход регистра Р1, одновременно на вход регистра РЗ поступает из ОЗУ значение статистики, накопленной за г-1 предыдущие периоды наблюдения. В АЛУ эти величины суммируются и результаты записываются в регистр Р4. В следующий момент в пределах длительности, соответствующей элементу разрешения, происходит передача числа из Р4 & Р2 и осуществляется ввод порога С из порогового устройства в РЗ. Арифметическое устройство сравнивает вновь вычисленное значение накопленной статистики с порогом, результат сравнения поступает на схему принятия решения. Синхронизатор вырабатывает все необходимые импульсные последовательности и обеспечивает их временную привязку к периоду наблюдения.
В обнаружителях последовательного типа наиболее трудоемкой является операция вычисления отношения правдоподобия Л.
=0 Р1
Рис. 11.4. Схема синхронного накопителя с использованием арифметического логического устройства
Boixcd
Вычислитель отношения правдоподобия целесообразно реализовать в виде постоянного запоминающего устройства (ПЗУ), в котором записаны заранее вычисленные значения Xi=logAi, соответствующие различным значениям ранга. Значение Яг на выходе
ПЗУ складывается в сумматоре с суммой S Xj, накопленной в
ОЗУ за предыдущие периоды наблюдения, и сравнивается с двумя порогами.
Реализация адаптивных знакового и рангового обнаружителей Неймана - Пирсона последовательного типа также не вызывает принципиальных затруднений и может быть выполнена по аналогии и подобию с описанными устройствами на основе выпускаемых в настоящее время промышленностью микросхем: регистров, счетчиков, матричных ПЗУ, сумматоров и пр.
При очень коротких интервалах разрешения {t< 1 мкс) выполнение всех перечисленных операций, предусмотренных схемой (преобразование сигнала в цифровую форму, вычисление ранга, извлечение из ОЗУ накопленной за предыдущие периоды наблюдения статистики, сложение ее с вычисленным рангом, сравнение результата сложения с порогом и запись в регистр адреса), может оказаться невозможным за этот интервал из-за недостаточного быстродействия элементов схемы. В этом случае может быть применен легко реализуемый поточный метод обработки, информации, при котором различные узлы схемы выполняют операции, соответствующие различным (соседним) интервалам разрешения. Например, вычисление суммы рангов и сравнение ее с порогом может производиться для интервала разрешения, предшествующего интервалу, для которого вычисляется в это же время ранг. В свою очередь, вычисление ранга и преобразование сигнала в цифровую форму могут также соответствовать разным интервалам разрешения. Такой поточный метод может быть осуществлен применением соответствующих буферных регистров, а запаздывание времени выдачи решения на несколько интервалов разрешения несущественно.
11.4. Аппаратурные потери
При практической реализации обнаружителей из-за неидеальности элементов аппаратуры неизбежно ухудшение качества обнаружения (по сравнению с теоретическим), которое характеризуется потерями в пороговом отношении сигнал-помеха. Применительно к обнаружителю, изображенному на рис. 8.2, можно полагать, что при работе цифровых схем без сбоев основные потери происходят при преобразовании аналоговых величин в дискретные, т. е. на участке между линией задержки и счетчиком инверсий для аналоговой реализации линии и в аналого-цифровом преобразователе - для цифровой [61].
Теоретический анализ алгоритма обнаружения предполагает отсутствие совпадений между элементами опорной выборки и испытуемой. На практике же вследствие наличия зоны нечувствительности схем сравнения (СС) («гистерезиса» ее релейной характеристики) возможны «совпадения» отсчетов. Хотя при
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 [ 91 ] 92 93 94 95